Защита сигналов
26.1 Схема электростатической защиты интерфейса JTAG 5V
Обычно интерфейсы загрузки программ, используемые в FPGA / ARM, являются интерфейсами JTAG. Интерфейс JTAG часто используется для загрузки.
Интерфейс программы, а также тип интерфейса, который часто подключается под напряжением, который неизбежно создает что - то
Статический или волновой ток, поэтому без некоторых защитных мер JTAG может быть легко пробит из - за электростатического излучения ESD
Связанные выводы даже повреждают внутреннюю основную схему ЦП, вызывая постоянное повреждение внутренней схемы.
Преимущества схемы: использование интегрированной защиты устройства может гарантировать целостность сигнала при прохождении электростатического тестирования. Мань
Нога: IEC61000 - 4 - 2, контактный разряд 30 кВ, воздушный разряд 30 кВ.
